用逻辑门和cmos电路实现ab+cd。
用一个二选一mux和一个inv实现异或。
给了reg的setup和hold时间,求中间组合逻辑的delay范围。
如何解决亚稳态。
用Verilog/VHDL写一个fifo控制器。
用Verilog/VDDL检测stream中的特定字符串。
海投网,大学生求职搜索引擎
未注册海投网账号的手机号,登录时将自动注册
登录即视为同意《服务协议》及《隐私保护》